

Docket No.: 50090-309

**PATENT**



**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re Application of :  
Yasuhito SUZUKI, et al. :  
Serial No.: : Group Art Unit:  
Filed: July 27, 2001 : Examiner:  
For: SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR DEVICE

*#2/Party*  
*11/8/01*  
*Paul*

**CLAIM OF PRIORITY AND  
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Commissioner for Patents  
Washington, DC 20231

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

**Japanese Patent Application No. 2001-019241, filed January 26, 2001**

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

  
Stephen A. Becker  
Registration No. 26,527

600 13<sup>th</sup> Street, N.W.  
Washington, DC 20005-3096  
(202) 756-8000 SAB:prp  
**Date: July 27, 2001**  
Facsimile: (202) 756-8087

日本国特許庁  
PATENT OFFICE  
JAPANESE GOVERNMENT

9434WS  
50090-309  
SUZUKI et al.  
July 27, 2001

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.



出願年月日

Date of Application:

2001年 1月26日

出願番号

Application Number:

特願2001-019241

出願人


Applicant(s):

三菱電機株式会社

2001年 2月23日

特許庁長官  
Commissioner,  
Patent Office

及川耕造



出証番号 出証特2001-3010493

【書類名】 特許願

【整理番号】 528386JP01

【提出日】 平成13年 1月26日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/02

【発明者】

    【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社  
社内

    【氏名】 鈴木 康仁

【発明者】

    【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社  
社内

    【氏名】 島本 晴夫

【特許出願人】

    【識別番号】 000006013

    【氏名又は名称】 三菱電機株式会社

【代理人】

    【識別番号】 100082175

    【弁理士】

    【氏名又は名称】 高田 守

    【電話番号】 03-5379-3088

【選任した代理人】

    【識別番号】 100066991

    【弁理士】

    【氏名又は名称】 葛野 信一

    【電話番号】 03-5379-3088

【選任した代理人】

    【識別番号】 100106150

    【弁理士】

【氏名又は名称】 高橋 英樹

【電話番号】 03-5379-3088

【選任した代理人】

【識別番号】 100108372

【弁理士】

【氏名又は名称】 谷田 拓男

【電話番号】 03-5379-3088

【手数料の表示】

【予納台帳番号】 049397

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体パッケージ及び半導体装置

【特許請求の範囲】

【請求項 1】 ダイと、ダイパッドと、複数のアウターリードと、該アウターリードに電気接続されたボンディングワイヤとを、前記ダイ側に上面を形成し前記ダイパッド側に下面を形成する封止部材により封止した半導体パッケージであって、

前記アウターリードは、前記封止部材の前記上下面と同じ面方向にそれぞれ電氣的接続面を有し、

前記アウターリードの高さを、前記封止部材の前記上面の高さより高くなるように形成したことを特徴とする半導体パッケージ。

【請求項 2】 前記封止部材の前記上面と同じ面方向の前記電氣的接続面は、前記封止部材の前記上面の投影領域外に形成されたことを特徴とする請求項 1 に記載の半導体パッケージ。

【請求項 3】 前記封止部材が 4 側面を有し、前記アウターリードが前記封止部材の 4 側面方向にそれぞれ形成されたことを特徴とする請求項 1 又は請求項 2 に記載の半導体パッケージ。

【請求項 4】 前記アウターリードは、前記封止部材の側断面において L 字状に形成されたことを特徴とする請求項 1 ～請求項 3 のいずれかに記載の半導体パッケージ。

【請求項 5】 請求項 1 ～請求項 4 のいずれかに記載の半導体パッケージを、実装基板の上に積層して前記アウターリードにより実装したことを特徴とする半導体装置。

【請求項 6】 請求項 1 ～請求項 4 のいずれかに記載の半導体パッケージを、前記封止部材の前記上面を実装基板に対向させて前記アウターリードにより前記実装基板に実装したことを特徴とする半導体装置。

【請求項 7】 前記ダイパッドが露呈している面に、放熱フィンを設けたことを特徴とする請求項 6 に記載の半導体装置。

【発明の詳細な説明】

## 【 0 0 0 1 】

## 【発明の属する技術分野】

この発明は、半導体パッケージ及び半導体装置に関するものであり、特に、QFNパッケージ（プラスチック極薄型クワッド・フラット・ノンリード・パッケージ）と呼ばれる半導体パッケージ及び半導体装置に関するものである。

## 【 0 0 0 2 】

## 【従来の技術】

図9（A）は、従来のQFNパッケージとしての半導体パッケージを示す概略図である。図9（A）において、1はアウターリード、3は封止部材としての樹脂部材、3aは封止部材上面、10は半導体パッケージを示す。

一方、図9（B）は、同図（A）のXZ平面又はYZ平面における概略断面図である。図9（B）において、1はアウターリード、1bはアウターリード下接続面、2はダイ6を固定するダイパッド、3は封止部材としての樹脂部材、3aは封止部材上面、3bは封止部材下面、4はダイ6とアウターリード1とを電気的に接続するためのボンディングワイヤ、5はダイ6とダイパッド2とを接合する接合材としてのはんだ、6はダイ（シリコンチップ）、10は半導体パッケージを示す。

そして、半導体パッケージ10におけるアウターリード1のアウターリード下接続面1bを、図示せぬ実装基板の表面に対向させて、さらに、それらの接触部分にはんだ等の接合材を介在させることで、半導体パッケージ10を実装基板上に実装している。

## 【 0 0 0 3 】

また、特開平5-183103号公報等においては、図示を省略するが、高密度実装を目的として、メモリチップが実装された実装基板の裏側に凹部を設けて実装基板自体を積層する技術等が開示されている。

## 【 0 0 0 4 】

## 【発明が解決しようとする課題】

上記の従来技術においては、既に述べたように、半導体パッケージのアウターリードの接続面が、パッケージの下面側一方にのみしか設けられていなかった。

そのため、半導体パッケージを積層するには、わざわざそのための別の部材を設けなければならず、高密度化が要求される昨今の半導体装置においては、そのことが一つの障壁となっていた。

【0005】

また、アウターリードの接続面はパッケージの下面側のみに設けられているために、実装基板への実装方向は限定されていた。すなわち、半導体パッケージの下面を、常に実装基板表面に対向させて実装させていた。

したがって、半導体パッケージの下面に露呈するダイパッドは、常に実装基板に当接又は近接した状態となっていた。しかし、ダイパッドは、一般的に銅等の熱伝導率の高い金属材料にて形成されており、ダイにて生じる熱の大半はダイパッドに伝導される。ところが、その熱は、当接又は近接した実装基板によって封じ込められることになり、いき場を失った熱はそのままダイパッドやダイに蓄積されることになる。このように外部へ放出されずに蓄積される熱は、半導体装置の使用環境等によっては、無視できないものとなり、やがてダイ等が高温に達して半導体装置の誤作動を生じさせることになる。

【0006】

この発明は、上述のような課題を解決するためになされたもので、半導体パッケージを比較的簡易な構造にて実装基板上に積層可能として、なおかつ、半導体パッケージの下面におけるダイパッドに蓄積される熱を効果的に放熱することにより、信頼性の高い高密度実装が可能な半導体パッケージ及び半導体装置を提供することにある。

【0007】

【課題を解決するための手段】

この発明の請求項1記載の発明にかかる半導体パッケージは、ダイと、ダイパッドと、複数のアウターリードと、該アウターリードに電気接続されたボンディングワイヤとを、前記ダイ側に上面を形成し前記ダイパッド側に下面を形成する封止部材により封止した半導体パッケージであって、前記アウターリードは、前記封止部材の前記上下面と同じ面方向にそれぞれ電氣的接続面を有し、前記アウターリードの高さを、前記封止部材の前記上面の高さより高くなるように形成し

たものである。

【 0 0 0 8 】

また、請求項 2 記載の発明にかかる半導体パッケージは、上記請求項 1 記載の発明において、前記封止部材の前記上面と同じ面方向の前記電氣的接続面を、前記封止部材の前記上面の投影領域外に形成したものである。

【 0 0 0 9 】

また、請求項 3 記載の発明にかかる半導体パッケージは、上記請求項 1 又は請求項 2 に記載の発明において、前記封止部材が 4 側面を有し、前記アウターリードを前記封止部材の 4 側面方向にそれぞれ形成したものである。

【 0 0 1 0 】

また、請求項 4 記載の発明にかかる半導体パッケージは、上記請求項 1 ～請求項 3 のいずれかに記載の発明において、前記アウターリードを、前記封止部材の側断面において L 字状に形成したものである。

【 0 0 1 1 】

また、この発明の請求項 5 記載の発明にかかる半導体装置は、請求項 1 ～請求項 4 のいずれかに記載の半導体パッケージを、実装基板の上に積層して前記アウターリードにより実装したものである。

【 0 0 1 2 】

また、この発明の請求項 6 記載の発明にかかる半導体装置は、請求項 1 ～請求項 4 のいずれかに記載の半導体パッケージを、前記封止部材の前記上面を実装基板に対向させて前記アウターリードにより前記実装基板に実装したものである。

【 0 0 1 3 】

この発明の請求項 7 記載の発明にかかる半導体装置は、上記請求項 6 記載の発明において、前記ダイパッドが露呈している面に、放熱フィンを設けたものである。

【 0 0 1 4 】

【発明の実施の形態】

実施の形態 1.

以下、この発明の実施の形態 1 を図面に基づいて詳細に説明する。図 1 は、こ



の発明の実施の形態 1 を示す半導体パッケージの概略図である。図 1 において、1 はアウターリード、1 a はアウターリード上接続面、3 は封止部材、3 a は封止部材上面、1 0 は半導体パッケージを示す。この半導体パッケージ 1 0 は、複数のアウターリード 1 を 4 側面方向のすべてに有する、いわゆる QFN パッケージである。

図 2 は、図 1 に示す半導体パッケージの XZ 平面又は YZ 平面における概略断面図である。図 2 において、1 はアウターリード、1 a はアウターリード上接続面、1 b はアウターリード下接続面、2 はダイパッド、3 は封止部材、3 a は封止部材 3 のダイ 6 側に形成された封止部材上面、3 b は封止部材 3 のダイパッド 2 側に形成された封止部材下面、4 はアウターリード 1 に電気接続されたボンディングワイヤ、5 は接合材、6 はダイ、1 0 は半導体パッケージ、L 1 は封止部材上面 3 a の投影領域を示す。

#### 【0015】

ここで、アウターリード 1 は、封止部材 3 の上下面と同じ面方向にそれぞれ電氣的接続面を有している。すなわち、封止部材上面 3 a と同じ面方向にはアウターリード上接続面 1 a が設けられ、他方、封止部材下面 3 b と同じ面方向にはアウターリード下接続面 1 b が設けられている。

そして、アウターリード上接続面 1 a とアウターリード下接続面 1 b とは、いずれも、実装基板上の接続面や、他の半導体パッケージのアウターリード接続面に対して、はんだ等の接合材を介して接合可能に形成されている。そして、後述するように、実装基板や他の半導体パッケージ 1 0 等との電氣的接続が可能になる。

#### 【0016】

さらに、アウターリード 1 の高さは、封止部材上面 3 a の高さより高くなるように形成されている。すなわち、アウターリード上接続面 1 a の Z 方向の位置は、封止部材上面 3 a の Z 方向の位置よりプラス方向にある。また、アウターリード 1 は、封止部材 3 の側断面、すなわち、XZ 平面と平行な断面及び YZ 平面と平行な断面からみて、L 字状に形成されている。そして、そのアウターリード上接続面 1 a は、封止部材上面 3 a の投影領域 L 1 の領域外に形成されている。

## 【 0 0 1 7 】

また、封止部材 3 は、ダイパッド 2 やアウターリード 1 等の材質に対して接合性がある、例えば樹脂材料等からなり、ダイ 6 を外力等から保護する機能を有する。

そして、封止部材 3 は、例えば、次のような工程を経て形成される。すなわち、まず、図示せぬフレーム上にて、ダイ 6 をボンディングしたダイパッド 2 と、アウターリード 1 に対応したボンディングワイヤ 4 とをボンディングする。その後、フレーム上に上面側から金型を合わせて、そこに上述の樹脂材料を注入する。そして、金型に熱を加えて樹脂を硬化させ、封止部材 3 を成形する。その後、アウターリード 1 を切断して L 字状に曲げることで、所望の形状の半導体パッケージ 1 0 が製造されることになる。

## 【 0 0 1 8 】

さらに、アウターリード 1 は、上述のように構成された、アウターリード上接続面 1 a とアウターリード下接続面 1 b とを備えているので、これらの内のどちらかを、又は、双方を、実際の接続面として選択することができる。すなわち、半導体パッケージ 1 0 を、上下方向について任意の向きに実装基板上に実装することができるし、また、同等に構成された複数の半導体パッケージ 1 0 を積層することもできることとなる。

なお、本実施の形態 1 による半導体パッケージ 1 0 についての実装基板への実装の形態については、後述の実施の形態において詳述する。

## 【 0 0 1 9 】

以上説明したように、本実施の形態 1 のように構成された半導体パッケージ 1 0 においては、比較的簡易な構造にて、実装基板に対して上下双方向の実装が可能となり、さらに積層も可能となるために、レイアウトの自由度が大きく、高密度かつ小型の実装基板を達成する半導体パッケージ 1 0 を提供することができる。特に、半導体パッケージ 1 0 のアウターリード上接続面 1 a を、実装基板の表面に対向させて実装させた場合には、ダイパッド 2 が直接実装基板と当接することを避けられるために、ダイパッド 2 に蓄積される熱を容易に放熱することができる。

## 【0020】

なお、本実施の形態1においては、封止部材3を成形した後に、アウターリード1に曲げ加工を施しL字形状とした。しかし、最終的なアウターリード1の形状はL字形状に限定されず、コの字形状等とすることもできる。すなわち、アウターリード上接続面1aを、投影領域L1内部に設けることも可能となる。

## 【0021】

実施の形態2.

以下、この発明の実施の形態2を図面に基づいて詳細に説明する。図3は、この発明の実施の形態2を示す半導体装置の概略図である。図3において、1はアウターリード、1aはアウターリード上接続面、3は封止部材、3aは封止部材上面、10a、10b、10cはいずれも半導体パッケージ、15は実装基板を示す。これらの半導体パッケージ10a、10b、10cは、前記実施の形態1で示したL字形状のアウターリード1を備えた半導体パッケージである。そして、実装基板15上に半導体パッケージ10aが、半導体パッケージ10a上に半導体パッケージ10bが、半導体パッケージ10b上に半導体パッケージ10cが、それぞれ搭載されている。

## 【0022】

図4は、図3に示す半導体装置のXZ平面又はYZ平面における概略断面図である。図4において、1はアウターリード、1aはアウターリード上接続面、1bはアウターリード下接続面、2はダイパッド、3は封止部材、3aは封止部材上面、3bは封止部材下面、4はボンディングワイヤ、5は接合材、6はダイ、10a、10b、10cは半導体パッケージ、12は接合材、15は実装基板を示す。

## 【0023】

そして、上述した実装基板15上への1段目の半導体パッケージ10aの実装については、実装基板15上の所定位置とアウターリード下接続面1bとの間に接合材12を介することとす。さらに、1段目の半導体パッケージ10a上への2段目の半導体パッケージ10bの実装については、1段目の半導体パッケージ10aのアウターリード上接続面1aと、2段目の半導体パッケージ10bの

アウターリード下接続面 1 b との間に、接合材 1 2 を介することです。同様に、2 段目の半導体パッケージ 1 0 b 上への 3 段目の半導体パッケージ 1 0 c の実装についても、2 段目の半導体パッケージ 1 0 b のアウターリード上接続面 1 a と、3 段目の半導体パッケージ 1 0 c のアウターリード下接続面 1 b との間に、接合材 1 2 を介することです。

#### 【0024】

ここで、アウターリード 1 は半導体パッケージ 1 0 a、1 0 b、1 0 c を積層しても変形することがないように十分な剛性をもっており、しかも、上段の半導体パッケージ 1 0 b、1 0 c は 4 側面のすべての方向において支持されているために、半導体パッケージ 1 0 a、1 0 b、1 0 c は安定的に積層されることになる。また、上述したような構成により、積層された半導体パッケージ 1 0 a、1 0 b、1 0 c 間の空隙を 4 側面方向にて十分に確保することができるため、ダイパッド 2 に蓄積される熱を容易に放熱することができる。

#### 【0025】

以上説明したように、本実施の形態 2 のように構成された半導体パッケージ 1 0 a、1 0 b、1 0 c の実装基板においては、比較的簡易な半導体パッケージ 1 0 a、1 0 b、1 0 c の構造にて、実装基板 1 5 に対して積層が可能となるために、高密度かつ小型であり、ダイパッド 2 の放熱性に優れた信頼性の高い半導体パッケージ 1 0 a、1 0 b、1 0 c の実装基板を提供することができる。

#### 【0026】

また、本実施の形態 2 においては、半導体パッケージ 1 0 a、1 0 b、1 0 c を、すべて封止部材上面 3 a を上側として実装基板 1 5 上に積層したが、これに限定されることなく、それぞれ任意の向きに積層することもできる。特に、半導体パッケージ 1 0 a、1 0 b、1 0 c を、すべて封止部材下面 3 b を上向きにして実装基板 1 5 上に積層した場合には、すべての半導体パッケージ 1 0 a のダイパッド 2 に蓄積される熱の放熱を容易に行うことができる。

#### 【0027】

実施の形態 3.

以下、この発明の実施の形態 3 を図面に基づいて詳細に説明する。図 5 は、こ

の発明の実施の形態 3 を示す半導体装置の概略断面図である。本実施の形態 3 に示す半導体装置は、複数の半導体パッケージ 1 0 a、1 0 b が実装基板 1 5 を間に挟んで間接的に積層されている点が、複数の半導体パッケージ 1 0 a、1 0 b、1 0 c が実装基板 1 5 上に直接的に積層されている前記実施の形態 2 と相違する。

すなわち、図 5 において、実装基板上面 1 5 a の所定位置とアウターリード下接続面 1 b との間に接合材 1 2 を介することで、実装基板上面 1 5 a に上面側の半導体パッケージ 1 0 a が実装されている。さらに、実装基板下面 1 5 b の所定位置とアウターリード上接続面 1 a との間に接合材 1 2 を介することで、実装基板下面 1 5 b に下面側の半導体パッケージ 1 0 b が実装されている。

なお、実装基板上面 1 5 a と実装基板下面 1 5 b とには、それぞれ、実装される半導体パッケージ 1 0 a、1 0 b に対応した電気回路が形成されている。

#### 【0028】

以上説明したように、本実施の形態 3 のように構成された半導体パッケージ 1 0 a、1 0 b の実装基板においても、前記実施の形態 2 と同様に、比較的簡易な半導体パッケージ 1 0 a、1 0 b の構造にて、実装基板 1 5 に対して積層が可能となるために、高密度かつ小型の半導体装置を提供することができる。

#### 【0029】

実施の形態 4.

以下、この発明の実施の形態 4 を図面に基づいて詳細に説明する。図 6 は、この発明の実施の形態 4 を示す半導体装置の概略断面図である。本実施の形態 4 に示す半導体装置は、前記実施の形態 1 に示した半導体パッケージ 1 0 が実装基板 1 5 上に単層で実装されたものである。

そして、アウターリード上接続面 1 a を実装基板 1 5 に対向させて、半導体パッケージ 1 0 を実装基板 1 5 上に実装している。すなわち、図 6 において、実装基板 1 5 上の所定位置とアウターリード上接続面 1 a との間に接合材 1 2 を介することで、半導体パッケージ 1 0 が実装基板 1 5 上に実装されている。

#### 【0030】

以上説明したように、本実施の形態 4 のように構成された半導体装置において

は、ダイパッド 2 の露呈面を実装基板 1 5 に対向させることなく、半導体パッケージ 1 0 を実装基板 1 5 上に実装している。これにより、ダイパッド 2 は常に外部に開放された状態にあり、そこに蓄積される熱を効果的に外部に放出することができ、信頼性の高い半導体装置を提供することができる。

#### 【 0 0 3 1 】

実施の形態 5.

以下、この発明の実施の形態 5 を図面に基づいて詳細に説明する。図 7 は、この発明の実施の形態 5 を示す半導体装置の概略断面図である。本実施の形態 5 に示す半導体装置は、実装基板 1 5 の上下面の双方に半導体パッケージ 1 0 a、1 0 b が実装されている点のみが、前記実施の形態 4 の実装基板と異なる。

#### 【 0 0 3 2 】

すなわち、図 7 において、実装基板上面 1 5 a の所定位置とアウターリード上接続面 1 a との間に接合材 1 2 を介することで、実装基板上面 1 5 a に上面側の半導体パッケージ 1 0 a が実装されている。他方、実装基板下面 1 5 b の所定位置とアウターリード上接続面 1 a との間に接合材 1 2 を介することで、実装基板下面 1 5 b に下面側の半導体パッケージ 1 0 b が実装されている。

#### 【 0 0 3 3 】

以上説明したように、本実施の形態 5 のように構成された半導体装置においては、ダイパッド 2 の露呈面を実装基板 1 5 に対向させることなく、半導体パッケージ 1 0 を実装基板 1 5 の上下面双方に実装している。これにより、双方のダイパッド 2 はともに常に外気に開放された状態にあり、そこに蓄積される熱を効果的に放熱することができ、信頼性が高く、高密度の半導体装置を提供することができる。

#### 【 0 0 3 4 】

実施の形態 6.

以下、この発明の実施の形態 6 を図面に基づいて詳細に説明する。図 8 は、この発明の実施の形態 6 を示す半導体装置の概略断面図である。本実施の形態 6 に示す半導体装置は、半導体パッケージ 1 0 の下面に露呈するダイパッド 2 表面に放熱フィン 1 3 が設けられている点のみが、前記実施の形態 4 の実装基板と相違

する。

【0035】

ここで、放熱フィン13は、ダイパッド2に蓄積された熱を放熱フィン13側に効率よく伝導させるために、例えば、アルミ合金等の比較的熱伝導率の高い材質で形成されている。また、放熱フィン13は、放熱フィン13に蓄積された熱を効率よく外気に放出できるように、例えば、複数の円盤を連ねた形状のように、表面積が大きくなるような形状となっている。これにより、ダイ1で生じる熱を、前記実施の形態4にも増して低減することができる。

【0036】

以上説明したように、本実施の形態6のように構成された半導体装置においては、ダイパッド2に蓄積される熱を、放熱フィン13によって積極的に放熱しているので、より信頼性が高い半導体装置を提供することができる。

【0037】

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態の中で示唆した以外にも、各実施の形態は適宜変更され得ることは明らかである。特に、QFNパッケージ以外の半導体パッケージの形態についても、本発明は適用可能である。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符号を付している。

【0038】

【発明の効果】

本発明は以上のように構成されているので、請求項1～5に対応した効果としては、半導体パッケージを比較的簡易な構造にて実装基板上に任意の方向にて積層することが可能となり、なおかつ、半導体パッケージの下面に露呈するダイパッドに蓄積される熱を効果的に放熱することも可能となり、信頼性の高い高密度かつ小型の半導体パッケージ及び半導体装置を提供することができる。

【0039】

また、請求項6～7に対応した効果としては、ダイにて生じた熱をダイパッド

を介して外気に効率的に放出することができるために、熱による誤作動のない信頼性の高い半導体装置を提供することができる。

【図面の簡単な説明】

【図 1】 この発明の実施の形態 1 を示す半導体パッケージの概略図である。

【図 2】 図 1 に示す半導体パッケージの X Z 平面又は Y Z 平面における概略断面図である。

【図 3】 この発明の実施の形態 2 を示す半導体装置の概略図である。

【図 4】 図 3 に示す半導体装置の X Z 平面又は Y Z 平面における概略断面図である。

【図 5】 この発明の実施の形態 3 を示す半導体装置の概略断面図である。

【図 6】 この発明の実施の形態 4 を示す半導体装置の概略断面図である。

【図 7】 この発明の実施の形態 5 を示す半導体装置の概略断面図である。

【図 8】 この発明の実施の形態 6 を示す半導体装置の概略断面図である。

【図 9】 従来の半導体パッケージを示す (A) 概略図と、 (B) その X Z 平面又は Y Z 平面における概略断面図である。

【符号の説明】


- 1    アウターリード、      1 a    アウターリード上接続面、
- 1 b    アウターリード下接続面、    2    ダイパッド、    3    封止部材、
- 3 a    封止部材上面、    3 b    封止部材下面、    4    ボンディングワイヤ、
- 5、1 2    接合材、    6    ダイ、
- 1 0、1 0 a、1 0 b、1 0 c    半導体パッケージ、    1 3    放熱フィン、
- 1 5    実装基板、    1 5 a    実装基板上面、    1 5 b    実装基板下面。




【書類名】

図面


【図1】




【図2】




【図 3】




【図4】




【図 5】




【図 6】



【図 7】




【図 8】




【図9】

(A)



(B)



【書類名】 要約書

【要約】

【課題】 本発明は、半導体パッケージを比較的簡易な構造にて基板上に積層可能として、なおかつ、半導体パッケージの下面におけるダイパッドに蓄積される熱を効果的に放熱することにより、信頼性の高い高密度実装が可能な半導体パッケージ及び半導体装置を提供することにある。

【解決手段】 ダイ6と、ダイパッド2と、複数のアウターリード1と、アウターリード1に電気接続されたボンディングワイヤ4とを、ダイ6側に上面3aを形成しダイパッド2側に下面3bを形成する封止部材3により封止した半導体パッケージ10であって、アウターリード1は、封止部材3の上下面3a、3bと同じ面方向にそれぞれ電氣的接続面1a、1bを有し、アウターリード1の高さを、封止部材3の上面3aの高さより高くなるように形成したものである。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000006013]

1. 変更年月日 1990年 8月24日  
[変更理由] 新規登録  
住 所 東京都千代田区丸の内2丁目2番3号  
氏 名 三菱電機株式会社